La logique TTL (tout-transistors) est apparue en 1962 à la suite de la mise en œuvre des transistors multi-émetteurs par deux ingénieurs américains James BUIE et Thomas LONGO. Cette famille a été développée en plusieurs versions :

Version	Temps de propagation	Consommation
Standard	10 ns	10 mW
H (rapide)	6 ns	10 mW
L (faible consommation)	35 ns	1 mW
S (Schottky)	3 ns	10 mW
LS (Schottky faible consommation)	10 ns	2 mW

L'introduction de jonctions Schottky (jonction métal-semiconducteur avec une tension de seuil de l'ordre de 0,15 à à 0,4 V) permet d'éviter la sursaturation des transistors de sortie et augmente ainsi la vitesse de commutation.

Cette technologie est une amélioration de la famille DTL. Les diodes d'entrée sont remplacées par un transistor et l'étage de sortie est un amplificateur série nommé "totem-pole" a cause (?) de sa ressemblance avec les mats totémiques des amérindiens. Il existe aussi des circuits avec une sortie à "collecteur ouvert" qui permet de relier les sorties de plusieurs portes alors que relier des sorties" totem-pole" provoque un court-circuit.
Les entrées sont protégées des tensions négatives éventuelles par des diodes dont l'anode est mise à la masse.

Inverseur TTL :
Entrée au niveau logique 1. La jonction BE de T1 est bloquée mais un courant traverse la résistance de collecteur de T1, la jonction BC de T1, la jonction BE de T2 et la jonction BE de T4 : Les transistors T2 et T4 sont saturés.
La diode placée entre le collecteur de T4 et l'émetteur de T3 fait que T3 ne peut conduire que si son potentiel de base est supérieur à 1,3 V. Or le potentiel de collecteur de T2 est alors voisin de 0,7 V donc T3 est bloqué.
Entrée au niveau logique 0. La jonction BE de T1 est conductrice : le potentiel de base de T1 est 0,6 V et le courant base collecteur de T1 est nul ce qui entraîne le blocage de T2 et de T4.
Si une charge est placée entre la sortie et la masse un courant peut circuler dans la résistance de collecteur de T3, la jonction BE de T3 et la charge.
Quand on met des portes en série, si la sortie de la porte de commande est au niveau 1, elle fournit du courant à l'entrée de la porte commandée. Si elle est au niveau 0, elle consomme le courant d'entrée de la porte commandée.

Porte NAND :
Pour réaliser une porte NAND à n entrées, il suffit de remplacer le transistor d'entrée d'un inverseur par un transistor à n émetteurs.

Porte AND :
On réalise une porte AND en plaçant dans une porte NAND un inverseur constitué par les transistors Q1 et Q2. Si toutes les entrées sont au niveau 1, un courant circule dans la résistance de base de T1, la jonction BE de T1, la jonction BE de Q1 et la jonction BE de Q2 : les transistors Q1 et Q2 sont saturés se qui implique que T2 et T4 sont aussi saturés.

Portes NOR et OR :
Il faut un transistor pour chaque entrée. Si au moins une entrée est au niveau 1, un courant base important provoque la saturation de T4. Pour la porte OR, un inverseur formé par P1 et P2 est placé avant la sortie totem pole.

Collecteur ouvert :
Le circuit de sortie comporte dans ce cas un seul transistor dont le collecteur constitue la sortie. L'utilisateur place une charge entre le collecteur et +V. Il faut veiller à ce que le courant circulant dans cette charge soit supporté par le transistor de sortie.
Il est donc possible de relier les sorties de plusieurs portes. Le temps de propagation est allongé par rapport à une sortie totem-pole.