MOSFET est un acronyme pour «Metal Oxide Semiconductor Field Effect Transistor». Les MOSFET ou transistors MOS sont des transistors à effet de champ dont la grille métallique est totalement isolée du canal par une mince couche isolante d’oxyde de silicium (SiO₂) d’épaisseur voisine de 0,1 µm.
La grille, la couche de silice et le canal constituent un condensateur dont la polarisation peut modifier la conductivité du canal reliant la Source au Drain. Le changement peut résulter soit d’une modification de la concentration en porteurs majoritaires et on a des MOS à canal diffusé ou à déplétion, soit d’une modification de la concentration en porteurs minoritaires et on a alors des MOS à canal induit ou à enrichissement.
Transistors Mos en commutation :
Canal N : La source est relié à la masse et le drain à +Vcc par l'intermédiaire d'une charge. Si le potentiel de grille est inférieur à la tension de seuil, le courant drain est nul. Le transistor est bloqué et se comporte comme un interrupteur ouvert. On représente ici le canal par un rectangle gris. Si au contraire le potentiel de grille est voisin de +Vcc, la conduction du canal est maximum et le transistor se comporte comme un interrupteur fermé. On représente ici le canal par un rectangle bleu.
Canal P : Il faut inverser les polarités. Sur le symbole du transistor, on ajoute un rond (symbole d'inversion dans les schémas des circuits logiques) sur la grille. Si le potentiel de grille est inférieur à la tension de seuil, la conduction du canal est maximum et le transistor se comporte comme un interrupteur fermé. On représente ici le canal par un rectangle rouge.
Si au contraire le potentiel de grille est voisin de +Vcc, la conduction du canal est nulle et le transistor se comporte comme un interrupteur ouvert. On représente ici le canal par un rectangle gris.
Inverseur Cmos :
Cmos est un acronyme pour «Complementary  Metal Oxide Semiconductor». On associe sur un même substrat deux transistors complémentaires un canal N et un canal P (canaux diffusés) dont les grilles sont reliées.
Si l’entrée est au niveau logique 1 (E = + Vcc) le transistor P₁ (canal P) est bloqué et le transistor N₂ (canal N) est saturé. Le potentiel de la sortie S est donc égal à 0 qui correspond au niveau logique 0.
A contrario quand l’entrée est au niveau logique 0 (E = 0) le transistor P₁ est saturé et le transistor N₂ est bloqué. La sortie S est au potentiel + Vcc.
On réalise ainsi un inverseur logique. En dehors des périodes de transition un seul transistor est passant et de ce fait aucun courant ne circule entre Vcc et la masse. C’est pour cette raison que la consommation des circuits est aussi faible. Lors des périodes de transition, il apparaît une impulsion de courant entre Vcc et la masse. Elle est due à la charge des condensateurs équivalents aux entrées des transistors suivants et des capacités parasites des connexions. Si la consommation est pratiquement nulle en basse fréquence, elle croît avec la vitesse de fonctionnement du circuit.
Portes NAND et AND :
NAND : On associe deux P en parallèle avec deux N en série. La sortie est à 0 uniquement quand les deux N sont saturés.
Pour réaliser une porte à n entrées, on associe n P en parallèle avec n N en série.
AND : On fait suivre la porte NAND d'un inverseur (P3-N3).
Portes NOR et OR :
NOR : On associe deux N en parallèle avec deux P en série. La sortie est à 1 uniquement quand les deux P sont saturés.
Pour réaliser une porte à n entrées, on associe n N en parallèle avec n P en série.
OR : On fait suivre la porte NOR d'un inverseur (P3-N3).